關於
清大電機(2012畢)學士,台大電機(2014畢)碩士。
旅日(2016~2019)工程師(日檢N1有)。
目前(2020.03~)活動於台灣(台中)。
歡迎各界案主洽談。
專營FPGA Verilog/VHDL程式撰寫。
免費日文翻譯/顧問/輔導。
王珩
清大電機(2012畢)學士,台大電機(2014畢)碩士。
旅日(2016~2019)工程師(日檢N1有)。
目前(2020.03~)活動於台灣(台中)。
歡迎各界案主洽談。
專營FPGA Verilog/VHDL程式撰寫。
免費日文翻譯/顧問/輔導。
1/1